## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-020464

(43)Date of publication of application: 24.01.1995

(51)Int.CI.

G02F 1/1335

F21V 8/00 G02B 6/00

(21)Application number: 05-165346

(71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing:

05.07.1993

(72)Inventor: TAKAMORI MASANORI


**IGARASHI YOICHI** 

## (54) LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To obtain the liquid crystal display device which is decreased in the number of components and reduced in thickness.

CONSTITUTION: A nearly rectangular light guide body unit 3 which has a diffusion plate on one surface of a light guide plate and a reflecting plate on the other surface. a cold cathode ray tube 4 which is arranged nearby along an edge of the light guide body unit 3, a mold 1 which holds the light guide unit 3 and cold cathode ray tube 4 and constitutes a lower housing, and a frame part 5 which constitutes an upper housing by mounting a liquid crystal display plate on the light guide body unit 3 are laminated and fixed, and a lateral restriction Jib 2 which restricts the surface-directional position of the light guide body unit 3 and a longitudinal restriction Jib 7 which restricts the position in the direction of the frame part 5 are united with the mold 1. Therefore, the need for a spacer is eliminated to decrease the number of components and shorten the operation time, and the thickness is reducible.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

### (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

## 特開平7-20464

(43)公開日 平成7年(1995)1月24日

(51) Int. Cl. 6

識別記号

FΙ

G02F 1/1335

530

7408-2K

F21V 8/00

G02B 6/00

331

6920-2K

D

審査請求 未請求 請求項の数1 〇L (全16頁)

(21)出願番号

特願平5-165346

(22)出願日

平成5年(1993)7月5日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233088

日立デバイスエンジニアリング株式会社

千葉県茂原市早野3681番地

(72)発明者 高森 正典

千葉県茂原市早野3681番地 日立デバイス

エンジニアリング株式会社内

(72)発明者 五十嵐 陽一

千葉県茂原市早野3300番地 株式会社日立

製作所電子デバイス事業部内

(74)代理人 弁理士 小川 勝男


#### (54) 【発明の名称】液晶表示装置

### (57)【要約】

【目的】 部品点数を削減し、薄型化を図った液晶表示 装置を得る。

【構成】 導光板の一方の面に拡散板を、他方の面に反射板を備えてなる略々矩形状の導光体ユニット3と、導光体ユニット3の端縁に沿って近接配置した冷陰極管4と、導光体ユニット3と冷陰極管4を保持して下部筐体を構成するモールド1と、導光体ユニット3に液晶表示板を実装して上部筐体を構成するフレーム部5を積層して前記モールド1に固定してなり、モールド1に、導光体ユニット3の面方向位置を規制する横規制リブ2とフレーム部5方向の位置を規制する機規制リブ7とを一体的に形成した。

【効果】 スペーサが不要となり、部品点数が削減されて作業時間も短縮されると共に、薄型化を図ることができる。



#### 【特許請求の範囲】

【請求項1】導光板の一方の面に拡散板を、他方の面に 反射板を備えてなる略々矩形状の導光体ユニットと、前 記導光体ユニットの端縁に沿って近接配置した冷陰極管 と、前記導光体ユニットと前記冷陰極管を保持して下部 筺体を構成するモールドと、前記導光体ユニットに液晶 表示板を実装して上部筺体を構成するフレーム部を積層 して前記モールドに固定してなる液晶表示装置におい

1

前記モールドに、前記導光体ユニットの面方向位置を規 10 制する横規制リブと前記フレーム部方向の位置を規制す る縦規制リブとを一体的に形成した液晶表示装置。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は液晶表示装置に係り、特 に一方の面に拡散板を、他方の面に反射板を備えてなる 略々矩形状の導光体ユニットを収容する下部筺体に当該 導光体ユニットの位置規制構造を一体的に備え、導光体 ユニットと液晶表示板を実装して上部筺体を構成するフ レーム部の固定構造を簡略化すると共に、薄型化を図っ 20 た液晶表示装置に関する。

[0002]

【従来の技術】透過型の液晶表示装置は、液晶表示板の 下側に拡散板、導光板、反射板からなる導光体ユニット と、この導光体ユニットに光を導入する光源(一般には 蛍光灯等の線状の冷陰極管) からなるバックライト構造 体を備え、液晶表示板に形成した画像を上記バックライ ト構造体から放出されるバックライト光で照明し、その 透過光を観察するものである。

【0003】例えば、アクティブ・マトリクス方式の液 30 て固定される。 晶表示素子は、マトリクス状に配列された複数の画素電 極のそれぞれに対応して非線形素子(スイッチング素 子)を設けている。各画素における液晶は理論的には常 時駆動(デューティ比1.0)されているので、時分割 駆動方式を採用する単純マトリクス方式と比べて、アク ティブ方式はコントラストが良好で、特にカラー液晶表 示装置として欠かせない技術となりつつある。スイッチ ング素子の代表的なものとしては薄膜トランジスタ(T FT) がある。

【0004】なお、薄膜トランジスタを使用したアクテ 40 ィブ・マトリクス方式の液晶表示装置を記述したものと しては、例えば「冗長構成を採用した12.5型アクテ ィブ・マトリクス方式カラー液晶ディスプレイ」(日経 エレクトロニクス、第193~210頁、1986年1 2月15日、日経マグロウヒル社発行)を挙げることが

【0005】従来の液晶表示装置は、それぞれ透明電極 と配向膜等を積層した面が対向するように2枚の透明ガ ラス基板を重ね合わせ、両基板間に液晶をを注入、封止 し、さらに両基板の外側に偏光板を張り付けてなる液晶 50

表示板の下側、すなわち表示画面と反対側に液晶表示板 に光を照射するためのバックライト構造体を配置してな

【0006】バックライト構造体は、液晶表示板の下側 に、光源から発せられる光を当該光源から離れた方に導 いて液晶表示板全体を照射する半透明の合成樹脂等から なる導光体ユニットを配置し、この導光体ユニットの1 側面または対向する2側面に隣接して1本または2本の 冷陰極蛍光灯を配置する。また、導光体ユニットと液晶 表示板との間には、不均一な光をぼかして拡散させ、液 晶表示板に均一に光を照射するための拡散板を配置し、 さらに導光板の下には光を液晶表示板の方へ反射させる 反射板を配置する。

【0007】図22は従来の導光板方式のバックライト 構造体を構成する導光体ユニットの平面図、また図23 は図22のA-A、線に沿った断面図である。同各図に おいて、1は液晶表示装置の下部筺体を構成するモール ド、2はこのモールドに植立して導光体ユニットの面方 向の位置を規制するリブ、21は利部のコーナー部、3 は導光体ユニット、4は冷陰極管、5は液晶表示板を実 装して液晶表示装置の上部筺体を構成するフレーム部、 6 は導光体ユニットの上記液晶表示板方向での位置を規 制するスペーサである。

【0008】導光体ユニット3は、モールド1に形成さ れたリブ2およびそのコーナー部21で面方向の位置規 制がなされて当該モールド1に収納される。 導光体ユニ ット3の上下方向、すなわち積層されるフレーム部方向 の位置は、フレーム部5を積層して固定する際に、両者 の間にスペーサ6を介在させて押圧固定することによっ

[00009]

【発明が解決しようとする課題】上記従来技術において は、導光体ユニット3の上下方向, すなわち積層される フレーム部方向の位置を、フレーム部5を積層して固定 する際に、両者の間にスペーサ6を介在させて押圧固定 することによって固定する構造とされている。このスペ ーサ6はウレタンフォーム、その他の柔軟な材質からな るため、液晶表示板の有効領域にはみ出さないように導 光体ユニットとフレーム部5の縁部に直線状に正しく介 挿させる必要があり、その介挿作業は熟練を要し、作業 に時間がかかるという問題があった。

【0010】また、スペーサ6を介在させるために、部 品点数が多くなり、かつ液晶表示装置の厚さの低減に限 界があるという問題があった。本発明の目的は、上記従 来技術の問題を解消し、導光体ユニットの面方向位置と 積層されるフレーム部方向の位置の規制をモールドに収 容した状態で確保すると共に、薄型化を容易にした液晶 表示装置を提供することにある。

【課題を解決するための手段】上記目的を達成するため

きでがくこるも上初多内市八の8てU開財跡、31共と るサち上向多果校玄固のイベニに朴光華, ひよぶろこる せち真充る材蓄固の等くにいくおいるも脩蓄我习間のと 2でしは規劃と8でしは脱鱗のこ、式ま。るきでなるこ るす山初多主発のおれ、ブノ加処多差公置襲の 8 イッニ 上本光算3174~チ, C12755でも大米鉄面曲式J 示図多8でU俳財辦、制作もJM融業の3【8100】 。るいアノム 当構る を 宝樹 特別 アサち 接当 を 面曲 3 部 で 火ニエ本光導るれち容別コ174(一手、お8℃じ帰既跡 同一部分には同一図号を付してある。同図においては、 3.2図、廃蓄勢約9.プ(・時間縮約18、) プ c あ で 図 面 樹

【作用】上記本発明の構成としたことにより、フレーム 20 素とその周辺を示す平面図、図5は図4の3-3切断線 画一の置装示表晶ӂーでたたたくびリイア・てんてでて 置を例として詳細に説明する。図4は本発明を適用した **基示表晶弥た式TRT多置基示表晶弥る专用蚤多即発本** 別づのようし示図は造構の2でし怫財謝ひよな、8 、7 でし帰賊聯合わき习陋就実各瑞士, まな【9 I 0 0】 ۰ ه

はおける断面を示す図、図6は図4の4-4切断線にお

いて水ち置隔本機動の向衣お立、 しか延り向衣不上お 30 し、上下方向に複数本配置されている。映像信号協口し 立並以向表示式的で図がJO縣号副査玉。UESSbbs O 千素量容特界びよき「OTI 熱事素画問透, TAT や ス ぐくそイ類蒔む素画各。るいてなら置語づ(内凍剤式な ま囲了線号哥の本♪) 内헱酚蓋交のJJO(縣台哥直垂 おうま線号計(トレイギ) 線号計費期の本 2 るを装襴 、当 J D (蘇号哥平本は大主熱号部イーや) 蘇号哥査玉の 本なるで教綱制素画各、ごでもを示りを図【0 2 0 0】 らあず図面視され

なOIS 刺くにいぐ 外類 みれち 魚 み ア こ よ 3 等 更 型 て ツ トでおり面両のSABI、SUB2の両面にはディ いフパを気部がMAくーやNスセリイアセッモて用光 明ガラス基板SUBS側にはカラーフィルタFIL、 遮 透瑞土、1な気況が10T1耐雷素画明透びよはTFT を入びくそイ類軟わSI側I RUS 放基人それ的透路イブ 【0021】図5に示すように、液晶層しCを基準にし

2 暗 小一 くる 支 杰 枝 5 7 路 色 土 立 小 ネ 外 の 8 図 7 及 √ 7 図 お 9回、多面平式し張稿式更多階匹周の子却8回、多面平 瑞要の広園 (AA) スセレイアのJN 4 小ネパ示秀び言 ている。図7は上下のガラス基板SUB1, SUB2を ホらわ場丁ノ圏酢火肌水SIAO期向頭席土びよは (M L、 保護膜PSV2、共通透明画素電極ITO2 (CO LC側)の表面には、遮光膜BM、カラーフィルタFI 晶郊) 側内の2日U2 基本人で 供 関 番 席 土 【 2 2 0 0 】 40 設けられている。

、アンコ央中玄面湖の3図却01図、六ま【8200】 。るもで図を示き面平大並の近け」

> ° 800. ツニエ本光導お 8 、て U 對る を 開 財 多 置 か の 向 古 面 の

> イベニ広本光導ブし立動コドバーチのこれる、ドバーチ

図面平の代部本登構イトラグペパるも即焼多限誠実1第

へ話表示表晶球るよ习問発本計 [図。るで問語习脳籍で

J 開巻き面図 、きて31 附効実の明発本 、不以 【 I M 誠実】

晶域、51共くるなち謝頭も間部業引、なち動削が残点品

船、ひなる要不がサーペスの綴るを宝固丁し層虧多る部

るサち土向多果校宝周コさち, ひよコムコるす真充多材

玄固の等廃養勢い間のと2でい帰規勘 、多式せら台強い

8 イッニエ朴光草多 7 ℃ U 開財辦品土 , 対ま 。る を す 多

当帯るを合強コイベニエ本光草コ的掛準、J する爪るで

出突干苦习土面出露のイベニエ本光喜落半文部一の語縁

へしてこれ状態、おりてい時規嫌の話土【SIOO】

崩」3℃U傭規劃る支端規多置か向式面の 8 イベニエ本

光薬場前, 以「ドハーチ場前, アいおり置楽示表晶跡る

本元計 3 に 施品表示 板を 実装して 上部 筐体を構成す

を保持して下部筺体を構成するモールド1と、前記導光

↑ 音融創 台語前 3 と 4 でニエ 本 光 尊 5 前 前 、 3 上 晋 勘 劉 台

式し置届教武プロ俗コ縁膝の8イツニエ本光尊品前,と

面の式曲、多殊潜址习面の式一の郊光寧、制即発本、习 ξ

8. イベニエ本光準の状乳球や細るお丁え勘多球は及び

01 多ろりて「佛規聯る支膊患を置かの向在る部ムーリて語

。るきでなるこる図多小壁蓴の置葵示秀

。6 もら燃料をよるましたことを特徴とする。

[100]

[0013]

よさうさくこるすく 登幕

米草でろって「時期謝らる」では開東式し気部の1944― **遺帯イトそ々で刈るわまぶ風滅実本 , ブいきコ2図 , I** 図。各专本校习代階一同制导群一同与1図,0卷页図面 || A-AOI図は2図, 対ま【3100] ていは脱��むとでであるフレーム部、7は縦規制リア

示表晶跡、31共56各でや3こで行び間制団C体単間を 業計立既、きつ減削が残点品隔、め式るきで知構を置装 示表晶数フリム要不会セーペス式パフパさい用来が、\*\* れよびIPi動実のこ。るで宝園多眷両で翌年宝園本置11 いむし示図 , し置嫌る 3 胎ムーレてるを放構を本置胎上 の置装示表晶漸丁し装実多球示表晶跡 、され暗土の81 。るなち玄固容から [ 1 八一子 蓋 と , ア J 晴 泉 多 置かの向た3階ムーマスム向た面の子、多8イベニエ科

面例を説明するパックライト構造体部分の図2と同様の 50 。るきで小型蕎多置装

左側に図9の8a-8a切断線における断面を、右側に 映像信号駆動回路が接続されるべき外部接続端子DTM 付近の断面を示す図である。同様に図11は、左側に走 査回路が接続されるべき外部接続端子GTM付近の断面 を、右側に外部接続端子が無いところのシール部付近の 断面を示す図である。

【0024】このパネルの製造では、小さいサイズであ ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ 10 る。 れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。

【0025】図7~図9は後者の例を示すもので、図 7、図8の両図とも上下基板SUB1, SUB2の切断 後を、図9は切断前を表しており、LNは両基板の切断 前の縁を、CT1とCT2はそれぞれ基板SUB1, S UB2の切断すべき位置を示す。いずれの場合も、完成 状態では外部接続端子群Tg, Td (添字略) が存在す る (図で上下辺と左辺の) 部分はそれらを露出するよう 20 に上側基板SUB2の大きさが下側基板SUB1よりも 内側に制限されている。

【0026】端子群Tg、Tdはそれぞれ後述する走査 回路接続用端子GTM、映像信号回路接続用端子DTM とそれらの引出配線部を集積回路チップCHIが搭載さ れたテープキャリアパッケージTCP (図19、図2 0) の単位に複数本まとめて名付けたものである。各群 のマトリクス部から外部接続端子部に至るまでの引出配 線は、両端に近づくにつれ傾斜している。これは、パッ ケージTCPの配列ピッチ及び各パッケージTCPにお 30 ける接続端子ピッチに表示パネルPNLの端子DTM, GTMを合わせるためである。

【0027】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口INJを除き、液晶LC を封止するようにシールパターンSLが形成される。シ 一ル材は例えばエポキシ樹脂から成る。上部透明ガラス 基板SUB2側の共通透明画素電極ITO2は、少なく とも一箇所において、本実施例ではパネルの4角で銀ペ ースト材AGPによって下部透明ガラス基板SUB1側 に形成されたその引出配線INTに接続されている。

【0028】この引出配線INTは後述するゲート端子 GTM、ドレイン端子DTMと同一製造工程で形成され る。配向膜ORI1、ORI2、透明画素電極ITO 共通透明画素電極ITO2、それぞれの層は、シー ルパターンSLの内側に形成される。偏光板POL1、 POL2はそれぞれ下部透明ガラス基板SUB1、上部 透明ガラス基板SUB2の外側の表面に形成されてい る。液晶しCは液晶分子の向きを設定する下部配向膜〇 RI1と上部配向膜ORI2との間でシールパターンS Lで仕切られた領域に封入されている。

【0029】下部配向膜ORI1は下部透明ガラス基板 SUB1側の保護膜PSV1の上部に形成される。この 液晶表示装置は、下部透明ガラス基板SUB1側、上部 透明ガラス基板SUB2側で別個に種々の層を積み重 ね、シールパターンSLを基板SUB2側に形成し、下 部透明ガラス基板SUB1と上部透明ガラス基板SUB 2とを重ね合わせ、シール材 S L の 閉口部 I N J から液 晶LCを注入し、注入ロINJをエポキシ樹脂などで封 止し、上下基板を切断することによって組み立てられ

【0030】次に、図4、図5に戻り、TFT基板SU B1側の構成を詳しく説明する。薄膜トランジスタTF Tは、ゲート電極GTに正のバイアスを印加すると、ソ ースードレイン間のチャネル抵抗が小さくなり、バイア スを零にすると、チャネル抵抗は大きくなるように動作 する。各画素には複数 (2つ) の薄膜トランジスタTF T1、TFT2が冗長して設けられる。薄膜トランジス タTFT1、TFT2のそれぞれは、実質的に同一サイ ズ(チャネル長、チャネル幅が同じ)で構成され、ゲー ト電極GT、ゲート絶縁膜GI、i型(真性、intrinsi c、導電型決定不純物がドープされていない) 非晶質シ リコン (Si) からなるi型半導体層AS、一対のソー ス電極SD1、ドレイン電極SD2を有す。

【0031】なお、ソース、ドレインは本来その間のバ イアス極性によって決まるもので、この液晶表示装置の 回路ではその極性は動作中反転するので、ソース、ドレ インは動作中入れ替わると理解されたい。しかし、以下 の説明では、便宜上一方をソース、他方をドレインと固 定して表現する。ゲート電極GTは走査信号線GLから 垂直方向に突出する形状で構成されている(T字形状に 分岐されている)。ゲート電極GTは薄膜トランジスタ TFT1、TFT2のそれぞれの能動領域を越えるよう 突出している。

【0032】薄膜トランジスタTFT1、TFT2のそ れぞれのゲート電極GTは、一体に(共通のゲート電板 として) 構成されており、走査信号線GLに連続して形 成されている。本例では、ゲート電極GTは、単層の第 2導電膜g2で形成されている。第2導電膜g2として は例えばスパッタで形成されたアルミニウム(A1)膜 40 が用いられ、その上にはAlの陽極酸化膜AOFが設け

【0033】このゲート電極GTはi型半導体層ASを 完全に覆うよう(下方からみて)それより大き目に形成 され、i型半導体層ASに外光やバックライト光が当た らないよう工夫されている。走査信号線GLは第2導電 膜g2で構成されている。この走査信号線GLの第2導 電膜g2はゲート電極GTの第2導電膜g2と同一製造 工程で形成され、かつ一体に構成されている。また、走 査信号線GL上にもAIの陽極酸化膜AOFが設けられ 50 ている。

【0034】絶縁膜GIは、薄膜トランジスタTFT 1、TFT2において、ゲート電極GTと共に半導体層 ASに電界を与えるためのゲート絶縁膜として使用され る。絶縁膜GIはゲート電極GTおよび走査信号線GL の上層に形成されている。絶縁膜GIとしては例えばプ ラズマCVDで形成された窒化シリコン膜が選ばれ、1 200~2700Åの厚さに(本実施例では、2000 Å程度)形成される。ゲート絶縁膜G I は図9に示すよ うに、マトリクス部ARの全体を囲むように形成され、 周辺部は外部接続端子DTM,GTMを露出するよう除 10 去されている。絶縁膜GIは走査信号線GLと映像信号 線DLの電気的絶縁にも寄与している。

【0035】i型半導体層ASは、本例では薄膜トラン ジスタTFT1、TFT2のそれぞれに独立した島とな るよう形成され、非晶質シリコンで、200~2200 Aの厚さに(ここでは、2000A程度の膜厚)で形成 される。層 d 0 はオーミックコンタクト用のリン (P) をドープしたN(+)型非晶質シリコン半導体層であり、 下側にi型半導体層ASが存在し、上側に導電層d2 (d3) が存在するところのみに残されている。

【0036】i型半導体層ASは走査信号線GLと映像 信号線DLとの交差部(クロスオーバ部)の両者間にも 設けられている。この交差部のi型半導体層ASは交差 部における走査信号線GLと映像信号線DLとの短絡を 低減する。また、透明画素電極 I TO1 は液晶表示部の 画素電極の一方を構成する。この透明画素電極 I T〇 1 は薄膜トランジスタTFT1のソース電極SD1および 薄膜トランジスタTFT2のソース電極SD1の両方に 接続されている。このため、薄膜トランジスタTFT 陥が副作用をもたらす場合はレーザ光等によって適切な 箇所を切断し、そうでない場合は他方の薄膜トランジス 夕が正常に動作しているので放置すれば良い。

【0037】透明画素電極ITO1は第1導電膜d1に よって構成されており、この第1導電膜d1はスパッタ リングで形成された透明導電膜(Indium-Tin-Oxide I TO:ネサ膜)からなり、1000~2000点の厚さ に(ここでは、1400Å程度の膜厚)形成される。ソ ース電極SD1、ドレイン電極SD2のそれぞれは、N (+)型半導体層d0に接触する第2導電膜d2とその40クタンスgmを薄くされる。従って図9に示すように、 上に形成された第3導電膜d3とから構成されている。 【0038】第2導電膜d2はスパッタで形成したクロ ム(Cr) 膜を用い、500~1000Åの厚さに(こ こでは、600Å程度)で形成される。Cr膜は膜厚を 厚く形成するとストレスが大きくなるので、2000人 程度の膜厚を越えない範囲で形成する。Cr膜はN

(+) 型半導体層 d 0 との接着性を良好にし、第3導電 膜d3のA1がN(+)型半導体層d0に拡散すること を防止する(いわゆるバリア層の)目的で使用される。

8

点金属(Mo、Ti、Ta、W)膜、高融点金属シリサ イド (MoSi<sub>1</sub>、TiSi<sub>2</sub>、TaSi<sub>1</sub>、WSi<sub>2</sub>) 膜 を用いてもよい。第3導電膜d3はA1のスパッタリン グで3000~5000Åの厚さに(本実施例では、4 000Å程度) 形成される。A I 膜はC r 膜に比べてス トレスが小さく、厚い膜厚に形成することが可能で、ソ ース電極SD1、ドレイン電極SD2および映像信号線 DLの抵抗値を低減したり、ゲート電極GTやi型半導 体層ASに起因する段差乗り越えを確実にする(ステッ プカバーレッジを良くする)働きがある。

【0040】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N(+)型半導体層d0が除去される。つま り、i型半導体層AS上に残っていたN(+)型半導体 層 d 0 は第 2 導電膜 d 2、第 3 導電膜 d 3 以外の部分が セルフアラインで除去される。このとき、N(+)型半 導体層d0はその厚さ分は全て除去されるようエッチン グされるので、i型半導体層ASも若干その表面部分が 20 エッチングされるが、その程度はエッチング時間で制御 すればよい。

【0041】映像信号線DLはソース電極SD1、ドレ イン電極SD2と同層の第2導電膜d2、第3導電膜d 3で構成されている。薄膜トランジスタTFTおよび透 明画素電極ITO1上には保護膜PSV1が設けられて いる。この保護膜PSV1は主に薄膜トランジスタTF Tを湿気等から保護するために形成されており、透明性 が高くしかも耐湿性の良いものを使用する。保護膜PS V1はたとえばプラズマCVD装置で形成した酸化シリ 1、 $\mathrm{TFT2}$  のうちの1つに欠陥が発生しても、その欠 30 コン膜や窒化シリコン膜で形成されており、 $1\,\mu\mathrm{m}$ 程度 の膜厚で形成する。

> 【0042】保護膜PSV1は図5に示すように、マト リクス部ARの全体を囲むように形成され、周辺部は外 部接続端子DTM、GTMを露出するよう除去され、ま た上基板側SUB2の共通電極COMを下側基板SUB 1の外部接続端子接続用引出配線 INTに銀ペーストA GPで接続する部分も除去されている。保護膜PSV1 とゲート絶縁膜GIの厚さ関係に関しては、前者は保護 効果を考え厚くされ、後者はトランジスタの相互コンダ 保護効果の高い保護膜PSV1は周辺部もできるだけ広 い範囲に亘って保護するようゲート絶縁膜GIよりも大 きく形成されている。

【0043】上部透明ガラス基板SUB2側には、外部 光又はバックライト光がi型半導体層ASに入射しない よう遮光膜BMが設けられている。図4に示す遮光膜B Mの閉じた多角形の輪郭線は、その内側が遮光膜BMが 形成されない開口を示している。遮光膜BMは光に対す る遮蔽性が高いたとえばアルミニウム膜やクロム膜等で 【0039】第2導電膜d2として、Cr膜の他に高融 50 形成されており、本実施例ではクロム膜がスパッタリン

れたい。

9

グで1300Å程度の厚さに形成される。

【0044】従って、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。 遮光膜BMは各画素の周囲に格子状に形成され(いわゆるブラックマトリクス)、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。 つまり、 遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0045】透明画素電極ITO1のラビング方向の根本側のエッジ部分(図4右下部分)も遮光膜BMによって遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化することはない。遮光膜BMは図8に示すように周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図4に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図8~図11に示すように、シール部SLの外側に延長され、パソ20コン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3~1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0046】カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大き目に形成され、遮光膜BMはカラーフィルタFILおよび透明画素電極ITO1のエッジ部30分と重なるよう透明画素電極ITO1の周縁部より内側に形成されている。

【0047】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0048】保護膜PSV2はカラーフィルタFILの染料が液晶LCに漏れることを防止するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差(電界)に応答して変化する。この共通透明画素電極ITO2にはコモン電

では、コモン電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電板ITO2の平面形状は図8、図9を参照さ

10

【0050】保持容量素子Caddは走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3導電膜d3で構成された島領域によってその不良は補償される。

【0051】図12は表示マトリクスの走査信号線GL からその外部接続端子GTMまでの接続構造を示す図で あり、(A)は平面であり(B)は(A)のB-B切断 線における断面を示している。なお、同図は図9下方付 近に対応し、斜め配線の部分は便宜状一直線状で表し た。AOは写真処理用のマスクパターン、言い換えれば 選択的陽極酸化のホトレジストパターンである。従っ て、このホトレジストは陽極酸化後除去され、図に示す パターンAOは完成品としては残らないが、ゲート配線 GLには断面図に示すように酸化膜AOFが選択的に形 成されるのでその軌跡が残る。平面図において、ホトレ ジストの境界線AOを基準にして左側はレジストで覆い 陽極酸化をしない領域、右側はレジストから露出され陽 40 極酸化される領域である。陽極酸化されたAL層g2は 表面にその酸化物Al2O1膜AOFが形成され下方の導 電部は体積が減少する。勿論、陽極酸化はその導電部が 残るように適切な時間、電圧などを設定して行われる。 マスクパターンAOは走査線GLに単一の直線では交差 せず、クランク状に折れ曲がって交差させている。

スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。

【0053】ゲート端子GTMは酸化珪素SIO層と接 着性が良くAI等よりも耐電触性の高いCr層g1と、 更にその表面を保護し画素電極ITO1と同レベル(同 層、同時形成)の透明導電層d1とで構成されている。 なお、ゲート絶縁膜GI上及びその側面部に形成された 導電層d2及びd3は、導電層d3やd2のエッチング 時ピンホール等が原因で導電層g2やg1が一緒にエッ 10 チングされないようその領域をホトレジストで覆ってい た結果として残っているものである。又、ゲート絶縁膜 G I を乗り越えて右方向に延長された I T O 層 d 1 は同 様な対策を更に万全とさせたものである。

【0054】平面図において、ゲート絶縁膜GIはその 境界線よりも右側に、保護膜PSV1もその境界線より も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 20 図9に示すように上下に複数本並べられ端子群Tg(図 8、図9)が構成され、ゲート端子の左端は、製造過程 では、基板の切断領域CT1を越えて延長され配線SH gによって短絡される。製造過程におけるこのような短 絡線SHgは陽極化成時の給電と、配向膜ORI1のラ ビング時等の静電破壊防止に役立つ。

【0055】図13は映像信号線DLからその外部接続 端子DTMまでの接続を示す図であり、(A)はその平 面を示し、(B)は(A)のB-B切断線における断面 を示す。なお、同図は図9右上付近に対応し、図面の向 30 きは便宜上変えてあるが右端方向が基板 SUB 1 の上端 部(又は下端部)に該当する。TSTdは検査端子であ りここには外部回路は接続されないが、プローブ針等を 接触できるよう配線部より幅が広げられている。同様 に、ドレイン端子DTMも外部回路との接続ができるよ う配線部より幅が広げられている。検査端子TSTdと 外部接続ドレイン端子DTMは上下方向に千鳥状に複数 交互に配列され、検査端子TSTdは図に示すとおり基 板SUB1の端部に到達することなく終端しているが、 ドレイン端子DTMは、図5に示すように端子群Td (添字省略)を構成し基板SUB1の切断線CT1を越 えて更に延長され、製造過程中は静電破壊防止のためそ の全てが互いに配線SHdによって短絡される。

【0056】検査端子TSTdが存在する映像信号線D Lのマトリクスを挟んで反対側にはドレイン接続端子が 接続され、逆にドレイン接続端子DTMが存在する映像 信号線DLのマトリクスを挟んで反対側には検査端子が 接続される。ドレイン接続端子DTMは前述したゲート 端子GTMと同様な理由でCr層g1及びITO層d1

部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ

12

【0057】端子DTM上では外部回路との接続を行う ため保護膜PSV1は勿論のこと取り除かれている。A ○は前述した陽極酸化マスクでありその境界線はマトリ クス全体をを大きく囲むように形成され、図ではその境 界線から左側がマスクで覆われるが、この図で覆われな い部分には層 g 2 が存在しないのでこのパターンは直接 は関係しない。

【0058】マトリクス部からドレイン端子部DTMま での引出配線は図10の(C)部にも示されるように、 ドレイン端子部DTMと同じレベルの層d1,g1のす ぐ上に映像信号線DLと同じレベルの層 d 2, d 3 がシ ールパターンSLの途中まで積層された構造になってい るが、これは断線の確率を最小限に押さえ、電触し易い Al層d3を保護膜PSV1やシールパターンSLでで きるだけ保護する狙いである。

【0059】表示マトリクス部の等価回路とその周辺回 路の結線図を図14に示す。同図は回路図ではあるが、 実際の幾何学的配置に対応して描かれている。ARは複 数の画素を二次元状に配列したマトリクス・アレイであ る。図中、Xは映像信号線DLを意味し、添字G、Bお よびRがそれぞれ緑、青および赤画素に対応して付加さ れている。Yは走査信号線GLを意味し、添字1,2, 3, …, endは走査タイミングの順序に従って付加され ている。

【0060】映像信号線 X (添字省略) は交互に上側 (または奇数) 映像信号駆動回路He、下側(または偶 数)映像信号駆動回路Hoに接続されている。また、走 査信号線Y(添字省略)は垂直走査回路Vに接続されて いる。SUPは1つの電圧源から複数の分圧した安定化 された電圧源を得るための電源回路やホスト(上位演算 処理装置) からのCRT (陰極線管) 用の情報をTFT 液晶表示装置用の情報に交換する回路を含む回路であ る。

【0061】保持容量素子Caddは、薄膜トランジスタ TFTがスイッチングするとき、中点電位(画素電極電 40 位) Vlcに対するゲート電位変化 Δ Vgの影響を低減す るように働く。この様子を式で表すと、次のようにな る。

 $\Delta VIc = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta Vg$ ここで、Cgsは薄膜トランジスタTFTのゲート電極G Tとソース電極SD1との間に形成される寄生容量、C pixは透明画素電極 I T O 1 (PIX) と共通透明画素 電極 ITO2 (COM) との間に形成される容量、 $\Delta V$ lcは△Vgによる画素電極電位の変化分を表わす。この 変化分ΔVIcは液晶LCに加わる直流成分の原因となる の2層で形成されており、ゲート絶縁膜GIを除去した 50 が、保持容量Caddを大きくすればする程、その値を小

さくすることができる。

【0062】また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位VIcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0063】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4・ Cpix<Cadd<8・Cpix)、寄生容量Cgsに対して8 ~32倍(8・Cgs<Cadd<32・Cgs)程度の値に 設定する。保持容量電極線としてのみ使用される初段の 走査信号線GL(Y<sub>0</sub>)は共通透明画素電極1TO2

(Vcom) と同じ電位にする。図9の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Y。は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY。を受けるように接続してもよい。

【0064】つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図15~図17を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図5に示す画素部分、右側は図12に示すゲート端子付近の断面形状でみた加工の流れを示す。また、工程Dを除き工程A~工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。

【0065】なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って説明する。工程A、図15

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。下部透明ガラス基板SUB1上に膜厚が1100Åのクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化パ

スラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。

【0066】工程B、図15

膜厚が2800ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第2尊電膜g2をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

### 10 工程C、図15

写真処理後(前述した陽極酸化マスクA〇形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に稀釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cmになるように調整する(定電流化成)。次に所定のA1、〇,膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。その後、この状態で数10分保持することが望ましい(定電圧化成)。これは均一なA1、〇,膜を得る上で大事なことである。それによって、導電膜g2を陽極酸化され、走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される。

#### 【0067】工程D、図16

【0068】工程E、図16

写真処理後、ドライエッチングガスとしてSF。、СС l,を使用してN(+)型非晶質Si膜、i型非晶質S i膜を選択的にエッチングすることにより、i型半導体 層ASの島を形成する。

工程F、図16

写真処理後、ドライエッチングガスとして $SF_{\epsilon}$ を使用して、窒化Si 膜を選択的にエッチングする。

40 【0069】工程G、図17

膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜d1を選択 的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0070】工程H、図17

ウムテンモーリム俗液で第1導電膜g1を選択的にエッ 膜厚が600ÅのCrからなる第2導電膜d2をスパッチングする。それによって、ゲート端子GTM、ドレイ タリングにより設け、さらに膜厚が4000ÅのAlーン端子DTM、ゲート端子GTMを接続する陽極酸化バ 50 Pd、Al-Si、Al-Si-Ti、Al-Si-C

u等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で エッチングし、映像信号線DL、ソース電極SD1、ド レイン電極SD2を形成する。つぎに、ドライエッチン グ装置にCC1,、SF。を導入して、N(+)型非晶質 Si膜をエッチングすることにより、ソースとドレイン 間のN(+)型半導体層d0を選択的に除去する。

【0071】工程1、図17

プラズマCVD装置にアンモニアガス、シランガス、室 10 素ガスを導入して、膜厚が1μmの窒化Si膜を設け る。写真処理後、ドライエッチングガスとしてSF。を 使用した写真蝕刻技術で窒化Si膜を選択的にエッチン グすることによって、保護膜 PSV1を形成する。

【0072】図18は、図7等に示した表示パネルPN Lに映像信号駆動回路He、Hoと垂直走査回路Vを接 続した状態を示す上面図である。CHIは表示パネルP NLを駆動させる駆動 I Cチップ (下側の3個は垂直走 査回路側の駆動 I Cチップ、左右の6個ずつは映像信号 駆動回路側の駆動ICチップ)である。

【0073】TCPは図19、図20で後述するように 駆動用ICチップCHIがテープ・オートメイティド・ ボンディング法(TAB)により実装されたテープキャ リアパッケージ、PCB1は上記TCPやコンデンサC DS等が実装された駆動回路基板で、3つに分割されて いる。FGPはフレームグランドパッドであり、シール ドケースSHDに切り込んで設けられたバネ状の破片F Gが半田付けされる。

【0074】FCは下側の駆動回路基板PCB1と左側 の駆動回路基板PCB1、および下側の駆動回路基板P 30 CB1と右側の駆動回路基板PCB1とを電気的に接続 するフラットケーブルである。フラットケーブルFCと しては図に示すように、複数のリード線(りん青銅の素 材にSn鍍金を施したもの)をストライプ状のポリエチ レン層とポリビニルアルコール層とでサンドイッチして 支持したものを使用する。

【0075】図19は走査信号駆動回路Vや映像信号駆 動回路He, Hoを構成する、集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図であり、図22はそれ 40 を液晶表示パネルの、本例では映像信号回路用端子DT Mに接続した状態を示す要部断面図である。同図におい て、TTBは集積回路CHIの入力端子・配線部であ り、TTMは集積回路CHIの出力端子・配線部であ り、例えばCuから成り、それぞれの内側の先端部(通 称インナーリード) には集積回路 C H I のボンディング パッドPADがいわゆるフェースダウンボンディング法 により接続される。

【0076】端子TTB, TTMの外側の先端部 (通称 アウターリード) はそれぞれ半導体集積回路チップCH 50

1の入力及び出力に対応し、半田付け等によりCRT/ TFT変換回路・電源回路SUPに、異方性導電膜AC Fによって液晶表示パネルPNLに接続される。パッケ ージTCPは、その先端部がパネルPNL側の接続端子 DTMを露出した保護膜PSV1を覆うようにパネルに 接続されており、従って、外部接続端子DTM(GT M) は保護膜PSV1かパッケージTCPの少なくとも 一方で覆われるので電触に対して強くなる。

【0077】BF1はポリイミド等からなるベースフィ ルムであり、SRSは半田付けの際半田が余計なところ へつかないようにマスクするためのソルダレジスト膜で ある。シールパターンSLの外側の上下ガラス基板の隙 間は洗浄後エポキシ樹脂EPX等により保護され、パッ ケージTCPと上側基板SUB2の間には更にシリコー ン樹脂SILが充填され保護が多重化されている。

【0078】中間フレームMFRに保持・収納される液 晶表示部LCDの駆動回路基板PCB2は、図20に示 すように、L字形をしており、IC、コンデンサ、抵抗 等の電子部品が搭載されている。この駆動回路基板PC 20 B 2 には、1つの電圧源から複数の分圧した安定化され た電圧源を得るための電源回路や、ホスト(上位演算処 理装置)からのCRT(陰極線管)用の情報をTFT液 晶表示装置用の情報に変換する回路を含む回路SUPが 搭載されている。

【0079】CJは外部と接続される図示しないコネク タが接続されるコネクタ接続部である。 駆動回路基板 P CB2とインバータ回路基板PCB3とはバックライト ケーブルにより中間フレームMFRに設けたコネクタ穴 を介して電気的に接続される。 駆動回路基板 P C B 1 と 駆動回路基板 PCB 2 とは折り曲げ可能なフラットケー ブルFCにより電気的に接続されている。組立て時、駆 動回路基板PCB2は、フラットケーブルFCを180° 折り曲げることにより駆動回路基板PCB1の裏側に重 ねられ、中間フレームMFRの所定の凹部に嵌合され

【0080】上記の液晶表示装置に前記したバックライ ト構造体を適用することにより、有効領域の全域で均一 な輝度分布を得ることができる。

[0081]

【発明の効果】以上説明したように、本発明によれば、 冷陰極管から直接反射板に反射して液晶表示板に光を指 向させるための導光体ユニットの位置規制を確実に行う ことができ、部品点数を削減し、作業時間が短縮される と共に、薄型化を図った液晶表示装置を提供することが できる。

【図面の簡単な説明】

【図1】本発明による液晶表示装置の第1 実施例を説明 するバックライト構造体部分の平面図である。

【図2】図1のA-A'線に沿った断面図である。

【図3】本発明による液晶表示装置の第2実施例を説明

するバックライト構造体部分の図2と同様の断面図である。

【図4】本発明が適用されるアクティブ・マトリックス 方式のカラー液晶表示装置の液晶表示部の一画素とその 周辺を示す要部平面図である。

【図5】図6の3-3切断線における1画素とその周辺を示す断面図である。

【図6】図6の4-4切断線における付加容量Caddの断面図である。

【図7】表示パネルのマトリクス周辺部の構成を説明す 10 るための平面図である。

【図8】図9の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図9】上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。

【図10】マトリクスの画素部を中央に、両側にパネル 角付近と映像信号端子部付近を示す断面図である。

【図11】左側に走査信号端子、右側に外部接続端子の 無いパネル縁部分を示す断面図である。

【図12】ゲート端子GTMとゲート配線GLの接続部 20 近辺を示す平面と断面の図である。

【図13】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図14】アクティブ・マトリックス方式のカラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

【図15】基板SUB1側の工程A~Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図1】

【図16】基板SUB1側の工程D~Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図17】基板SUB1側の工程G~Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図18】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図19】駆動回路を構成する集積回路チップがフレキシブル配線基板に搭載されたテープキャリアパッケージの断面構造を示す図である。

【図20】テープキャリアパッケージを液晶表示パネルの映像信号回路用端子に接続した状態を示す要部断面図である。


【図21】周辺駆動回路基板と電源回路回路基板との接続状態を示す上面図である。

【図22】従来の導光板方式のバックライト構造体を構成する導光体ユニットの平面図である。


【図23】図22のA-A'線に沿った断面図である。【符号の説明】


- 1 液晶表示装置の下部筺体を構成するモールド
- 2 導光体ユニットの面方向の位置を規制する機規制リブ
- 3 導光体ユニット
- 4 冷陰極管
- 5 液晶表示板を実装して液晶表示装置の上部筐体を構成するフレーム部
- 7,8 縦規制リブ
- 9 接着剤。

[図2]




【図3】







【図6】


**3** 6








【図22】




[図10]


図10




【図11】




[図12]




【図13】




【図14】



【図15】



【図16】



[図17]

